PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-036880

(43) Date of publication of application: 29.02.1984

(51)Int.CI.

G06K 9/46

H03K 21/00

H04N 1/02

H04N 1/40

(21)Application number: **57-147942**

(71)Applicant: FUJITSU LTD

(22) Date of filing:

26.08.1982

(72)Inventor:


HATSUZAKI JUNJI

(54) COUNTING CIRCUIT OF BIT

(57) Abstract:

PURPOSE: To attain high speed operation with a simple circuit, by dividing a long bit string from the upper position into short bit strings and counting and holding the specific bit in each division successively in a counter repeatedly to count up the specific bits down to the lowmost digit.

CONSTITUTION: The counter CNT and a register REG2 are cleared and a fraction, 1001 e.g., obtained (2) by dividing a long bit string into 4-bit units from the upper position is inputted, the sum of a conversion table TBL is set up to 10 to indicate the existance of two bits 1. When the SUM10 is transferred to the REG2 and "1111" is inputted to the REG1, the carrier part CR of the TBL and the SUM are turned to "1" and "10" respectively, indicating the existence of six bits 1. If "1" of the CR is transferred to the CNT. "10" of the SUM is transferred to the REG2 and then "0011" is inputted to the REG1, the CNT and REG2 are turned to "10" and "00" respectively through "1"



in the CR and "00" in the SUM. When "1110" is inputted to the REG1, the CNT and REG2 are turned to "10" and "11" respectively through "0" in the CR and "00" in the SUM and a counted value 1011=11 is obtained. Thus, bits are counted from the long bit string at a high speed by the sample circuit.

LEGAL STATUS

[Date of request for examination] Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's

decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭59—36880

© Int. Cl.³ G 06 K 9/46 H 03 K 21/00 H 04 N 1/02 1/40 庁内整理番号 6619—5 B 6628—5 J 7334—5 C 7136—5 C 砂公開 昭和59年(1984)2月29日

発明の数 1 審査請求 未請求

(全 5 頁)

匈ビット計数回路

②特

面 昭57-147942

20出

額 昭57(1982)8月26日

識別記号

⑩発 明 者 初崎純士

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 玉蟲久五郎

外3名

川 細 喜

1. 強明の名称 ピツト計数回路

2. 特許請求の範囲

3. 発明の詳細な説明

発明の技術分野

本発明は、一連のビツト列中の特定のビツト例

えば"1"或いは"0"のピットの個数を計数するピット計数回路に関するものである。

從来技術と問題点

画像処理分野等に於ては、例えば 2 値画像の或 る領域内の白画素或いは黒画素の個数を計数し、 パターンの特徴を抽出することが行われている。 この場合、2値画像のピット列中の"1"或いは " ()"の個数を計数する処理が必要となるもので ある。第1図は従来のビツト計数回路の一例のブ ロック関であり、INは被計数ピット列の入力デ - 夕、 S R はパラレルイン・シリアルアウトのシ フトレジスタ、CNTはカウンタ、EORは排他 的論理和回路、bcは計数すべき特定のピツトを 指示する計数ピツト制御信号である。被計数ピツ ト列は、データ転送単位毎にシフトレジスタSR にセツトされ、順次1ビツトのシフトにより排他 的論理和回路EORで計数ピット制御信号hcと の排他的論理和がとられ、排他的論理和出力がカ ウンタCNTに入力されて計数され、計数結果が 特定ビツトの計数値として出力される。この従来

の構成では、1 ビット単位で計数する為、比較的 簡単な構成となるが、長いビット列に対しては処。 理時間が長くなる欠点がある。

又第2関に示すように、変換テーブルTBLを 設け、被計数ピツト列をアドレスとし、そのアド レス入力の"1"の個数を出力することが提案さ れている。同図に於て、REGI、REG2はレ ジスタ、EORSは排他的論理和回路群、ADD は加算器である。レジスタREGIにセツトされ た被針数ピット列の入力データ1Nは、排他的論 理和回路群BORSを介して変換テーブルTBL のアドレスとなるもので、計数すべき特定のビツ トを"Ⅰ"(又は"0")とすると、計数ピツト・ 制御盾号 b c を "0" (又は"1") とし、排他 的論理和回路群BORSを介して変換テーブルT BLのアドレスとする。例えばレジスタREG! にセツトされた入力データ「Nが"011101 01", "11111111"の8ピツトのとき 、"1"のピットを計数する場合、計数ピット側 御信号りには"0"とし、入力データINはその

まま排他的論理和回路 E O R S を介してアドレス 入力となり、変換テーブル T B しから、それぞれ "0101", "1000"が出力されるように 構成される。この変換出力はレジスク R E G 2 に セツトされ、次の8 ビット中の"1"の個数の変 換出力と加算器 A D D で加算され、レジスク R E G 2 に"1101"がセットされ、その内容は順 次累積されたものとなる。

この第2図の従来例は、複数ピットを一括処理することになるから、処理時間が短い利点があるが、ピット個数の累積加算の為の加算器 A D D を必要とし、又被針数ピット列が長くなると、加算器 A D D 及びレジスタ R E G 2 のピット幅が増加し、回路規模が大きくなる欠点がある。

発明の目的

本発明は、加算器を必要とすることなく、計数 処理を複数ピットー括処理で行うことにより、比 較的圓路規模を小さく、且つ高速でピット計数を 行うことができるようにすることを目的とするも のである。以下実施例について詳細に規明する。

発明の実施例

第3図は本発明の一実施例のプロック図であり 、RECI. REG2はレジスタ、CNTはかり ンタ、EORSは排他的論理和個路群、TBLは 変換テーブルである。変換テーブルTBLは、銃 出専用メモリ(ROM)等のメモリで構成され、 被計数ピツト列と中間計数値の下位ピツトとをア ドレス人力とし、被計数ピツト列中の"」"のピ ツトの個数と下位中間計数値との和を出力するも のである。被計数ピット列と下位中間計数値のピ ツト展をそれぞれm。 n とすると、m ≤ 2 ° の関 係を満足するように選定する。このときの出力は n+lビツトとなる。この出力の最上位ビツトを キャリー部CR、下位カビツトをサム部SUMと する。例えば、被計数ピット列を 8 ピット、下位 中間計数値を 3 ビツトとすると、それぞれ" 10 100110", "101"の場合、これを結合 した"10100110101"をアドレス人力 とし、被針数ピット列中の"1"ピットの個数 4 と下位中間計数値5との和9を2進4ビツトで表

現した"1001"を出力する。このときキャリー部CRは"1". サム部SUMは"001"となる。

初期状態としては、カウンダCNTとレジスタ REG2はクリアされる。そして被針数ピット列 をデータ転送単位毎に入力データ1Nとしてレジ スタREG1にセツトする。このレジスタREG 1の内容は、計数ビット制御信号 b c により排他 的論理和回路群EORSで、"」"ピツト計数時 はそのまま、"0"ピツト計数時は各ピツトが反 転される。そして排他的論理和回路群EORSの 出力は、レジスタREG2の内容と連結されて変 換テーブルTBLのアドレス入力となる。この変 換テーブルTBLの出力は、排他的綺理和回路群 EORSの出力中に含まれる"1"ピットの個数 とレジスタREG2の内容との和となる。その出 力のサム部SUMはレジスタREG2にセツトさ れ、キャリー部CRはカウンタCNTのカウント イネーブル信号となり、キャリー部CRが"」。 の時のみカウントアップされる。

レジスクREG2へのサム部SUMのセットと カウンタCNTのカウント動作と間時に、次の破 計数ピット列がレジスタREG1にセットされ、 前述の処理が繰り返される。そして最終的なピット 計数値は、上位ピットがカウンタCNTに、下 位ピットがレジスタREG2に保持されているの で、それらを連結した内容がピット計数値として 出力される。

第4図は、前述の動作の一例の説明図であり、 第3図と同一部分を同一符号で示している。 なお 被計数ピット列のデータ転送単位を 4 ピット 観を それぞれ 4 ピット 2 ピット とした場合についる。 被計 かっく (4) のステップで示すものである。 被計 かって (4) のステップで示すものである。 被計 り ピット列 "1001111100" ステット列 "1001111100" ステット では、 カウンタ C N T とレジスタ R E G と な は い アでは、 カウンタ C N T とレジスタ R E G と な は い アでは、 カウンタ C N T とレジスタ R E G と な は い アでは、 カウンタ C N T とレジスタ R E G と な は い ア では、 カウンタ C N T と C の 4 ピットが と ツト 列 の 先 頭 から "1001" の 4 ピット る 場 サ シャ される。 "1"ピット の 個数を 計 数 する場

合であるから、排他的論理和回路群EORSの出力は、レジスタREGIの内容と同一となり、変換テーブルTBLのアドレス入力としては、レジスタREG1、REG2の内容が連結された"100100"(又は"001001"とすることも可能である。)となり、変換テーブルTBLの出力は"010"となる。

変換テーブルTBLの出力のキャリー部CRは
"0"であるから、カウンタCNTのカウントア
フは行われず、サム部SUMの"10"がレンジ
スタREG1に次の被計数ピット列の4ピットの
"1111"がセットされる。それと同時にットの
"1111"がセットされる。そしてレジスクで変換テーブルTBLからは、中間計数値2と被計数ピット列の"1"ピットの個数 4 との406 を派す"110"が(2)ステップで出力される。この時キャリー部CRは"1"であるから、カリンクCNTのカウントアップが行われる。以下同様

にして (3), (4) ステップにより、カウンタ CNTの内容は"0010", レジスタREG 2 の内容は"11"となり、被計数ピット列中の" 1"の個数は、"001011"即ち11個となる。

第5 図は本発明の他の実施例のブロック図であ り、この実施例は、第3 図の実施例と比較して、 排他的論理和圓路群EORSを用いないで、計数

アドレス入力が1 ビット多くなることにより、変換テーブルTBLの容量は大きくなるが、大森のメモリも比較的安価に入手できるので、排他的論理和回路群を省略できることと相俟つてコストアツブになることはない。又計数動作については、前述の実施例と同様であり、カウンタ CN Tの内容とレジスタ R E G 2 の内容とを連結した内容が、被計数ビット列中の"1"又は"0"ビットの個数を示すものとなる。


発明の効果

以上競別したように、本発明は、加算器を用いることなく、複数ピットー括計数処理を可能とすることができるものであるから、比較的小さい回路規模で高速計数処理が可能となる利点がある。
4. 図面の簡単な説明

第1 図及び第2 関は従来例のビット計数回路のプロック図、第3 図及び第5 図は木発明のそれぞれ異なる実施例のプロック図、第4 図は第3 図の動作説明図である。

REGI. REG 2 はレジスタ、TBLは変換 テーブル、CNTはカウンタ、EORSは排他的 論理和回路群である。

> 特許山獺人 富士通株式会社 代理人弁理士 亚蟲久五郎 外 3 名



紙 4 図

